## PACKAGNING SUBSTRATE

Patent Number:

JP7307434

Publication date:

1995-11-21

Inventor(s):

MIURA OSAMU; others: 08

Applicant(s):

HITACHI LTD

Requested Patent:

Application Number: JP19950058530 19950317

Priority Number(s):

IPC Classification:

H01L23/522; H01L23/12

EC Classification:

Equivalents:

#### **Abstract**

PURPOSE:To accelerate the signal transmission of plural LSI packaged in high density by a method wherein the LSI are formed so as to electrically connect the memory LSI and the logic LSI through the intermediary of outer terminals.

CONSTITUTION:A logic LSI 4 and memory LSI 5, 6 are buried in counter sunk parts 2 in a ceramic substrate 3 having an inner layer circuit 1, for wiring the counter-sunk parts 2 so as to pelletize the logic and memory LSI 4-6 on the ceramic substrate 3. Next, a wiring sheet 9 whereon the signal circuits of the memories LSI 4-6 are formed is set in the space between the surface circuit of the ceramic substrate 3 and the external outer terminal 8 using a heated and pressure fixed thermal resistant sheet 11. Through these procedures, the module substrate for rapid processor for a larger general purpose computer or work station can be packaged in high density.

Data supplied from theesp@cenettest database - I2

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平7-307434

(43)公開日 平成7年(1995)11月21日

(51) Int.Cl. <sup>6</sup> H 0 1 L 23/522 23/12	<b>識別記号</b>	<b>F</b> Ι		技術表示箇所	
5., 5.5		H01L	23/ 52	В	
			23/ 12	N	
		審查請求	未請求 請求項の数8	OL (全 11 頁)	
(21)出願番号	<b>特願平7</b> -58530	(71)出顧人	000005108		
			株式会社日立製作所		
(22)出顧日	平成7年(1995)3月17日		東京都千代田区神田駿河台四丁目6番		
		(72)発明者	三浦 修		
(31)優先権主張番号	<b>特顧平6-48235</b>		茨城県日立市大みか町七丁目1番1号 株		
(32)優先日	平6 (1994) 3月18日		式会社日立製作所日立研究所内		
(33)優先権主張国	日本 (JP)	(72)発明者	高橋 昭雄		
			茨城県日立市大みか町	七丁目1番1号 株	
			式会社日立製作所日立	研究所内	
		(72)発明者	三輪 崇夫		
			茨城県日立市大みか町	七丁目1番1号 株	
			式会社日立製作所日立	开究所内	
		(74)代理人	弁理士 小川 勝男		
			最終頁に続く		


## (54) 【発明の名称】 実装基板

### (57)【要約】

【目的】汎用大型計算機及び高速プロセッサの薄型・高 密度実装基板に用いる。

【構成】内部に多層配線を持たず、素子のみが形成されたメモリーLSI5,6及び論理LSI4が搭載されたセラミックス基板3上に両LSIの信号伝送を受け持つ配線シート22,23を設け、薄型の実装基板31を得る。

【効果】超薄型で低コスト, 高速伝送が可能な実装基板が得られる。



【特許請求の範囲】

【請求項1】少なくとも1個のメモリー大規模集積回路素子および少なくとも1個の論理大規模集積回路素子と、これらを搭載するための基板と、前記基板上に形成された多層配線回路層とを有する実装基板において、前記メモリー大規模集積回路素子及び前記論理大規模集積回路の信号回路が、前記基板上の多層配線回路層中に形成されており、前記メモリー大規模集積回路素子及び前記論理大規模集積回路素子の外部端子を介して、前記メモリー大規模集積回路素子及び前記論理大規模集積回路。10と電気接続されていることを特徴とする実装基板。

【請求項2】少なくとも1個のメモリー大規模集積回路 素子および少なくとも1個の論理大規模集積回路素子を 搭載した基板と、前記基板上に形成された多層配線回路 層から成る実装基板において、前記メモリー大規模集積 回路素子及び前記論理大規模集積回路の信号回路が、前 記基板上の多層配線回路層中に形成されており、前記メ モリー大規模集積回路素子及び前記論理大規模集積回路 素子の外部端子を介して、前記メモリー大規模集積回路 素子及び前記論理大規模集積回路と電気接続されてお り、かつ前記多層配線回路層に前記メモリー大規模集積 回路素子及び前記論理大規模集積回路の補修回路が具備 されていることを特徴とする実装基板。

【請求項3】少なくとも1個のメモリー大規模集積回路素子および少なくとも1個の論理大規模集積回路素子とこれらを搭載するための基板と、前記基板上に形成された多層配線回路層とを有する実装基板において、前記メモリー大規模集積回路素子及び前記論理大規模集積回路の信号回路が、前記基板上の多層配線回路層中に形成されており、前記メモリー大規模集積回路素子及び前記論理大規模集積回路素子及び前記論理大規模集積回路と電気接続されており、かつ多層配線回路層の配線抵抗が前記メモリー大規模集積回路素子及び前記論理大規模集積回路よモリー大規模集積回路素子及び前記論理大規模集積回路素子の配線抵抗より小さいことを特徴とする実装基板。

【請求項4】少なくとも1個のメモリー大規模集積回路素子および少なくとも1個の論理大規模集積回路素子と、これらを搭載するための基板と、前記基板上に形成された多層配線回路層とを有する実装基板において、前40記メモリー大規模集積回路素子及び前記論理大規模集積回路の信号回路が、前記基板上の多層配線回路層中に形成されており、前記メモリー大規模集積回路素子及び前記論理大規模集積回路素子及び前記論理大規模集積回路素子及び前記論理大規模集積回路素子及び前記論理大規模集積回路と電気接続されており、かつ多層配線回路層の特性インビーダンスが50Q~250Q、配線ビッチが1μm~50μmであることを特徴とする実装基板。

【請求項5】少なくとも1個のメモリー大規模集積回路 素子および少なくとも1個の論理大規模集積回路素子

と、これらを搭載するための基板と、前記基板上に形成された多層配線回路層とを有する実装基板において、前記メモリー大規模集積回路素子及び前記論理大規模集積回路の信号回路が、前記基板上の多層配線回路層中に形成されており、前記メモリー大規模集積回路素子及び前記論理大規模集積回路素子及び前記論理大規模集積回路素子及び前記論理大規模集積回路と電気接続されてされており、かつ動作周波数が500MHz~10GHz領域での整合信号伝送を可能とすることを特徴とする実装基板。

【請求項6】少なくとも1個のメモリー大規模集積回路 素子および少なくとも1個の論理大規模集積回路素子が 埋め込まれた基板と、前記基板上に形成された多層配線 回路層を有する実装基板において、前記メモリー大規模 集積回路素子及び前記論理大規模集積回路の信号回路 が、前記基板上の多層配線回路層中に形成されており、 前記メモリー大規模集積回路素子及び前記論理大規模集 積回路素子の外部端子を介して、前記メモリー大規模集 積回路素子及び前記論理大規模集積回路と電気接続され ており、かつ厚さが1m以下であることを特徴とする実 装基板。

【請求項7】少なくとも1個のメモリー大規模集積回路 素子および少なくとも1個の論理大規模集積回路素子 と、これらを搭載するための基板と、前記基板上に形成 された多層配線回路層を有する実装基板において、前記 メモリー大規模集積回路素子及び前記論理大規模集積回 路の信号回路が、前記基板上の多層配線回路層中に形成 されており、前記メモリー大規模集積回路素子及び前記 論理大規模集積回路素子の外部端子を介して、前記メモ リー大規模集積回路素子及び前記論理大規模集積回路と 電気接続されていることを特徴とするローカル・エリア ・ネットワーク用集積回路搭載カード。

【請求項8】少なくとも1個のメモリー大規模集積回路 素子を搭載した基板と、前記基板上に形成された多層配 線回路層とを有する実装基板において、前記メモリー大 規模集積回路素子の信号回路が、前記基板上の多層配線 回路層中に形成されており、前記メモリー大規模集積回 路素子の外部端子を介して、前記メモリー大規模集積回 路素子と電気接続されていることを特徴とするメモリー 大規模集積回路索子搭載カード。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、大型汎用計算機やワークステーション、高速プロセッサ等で用いられる大規模集積回路素子(LSI)のモジュール基板の高密度化が図れるとともに安価に製造できるメリットを有している。本発明は、その他の電子デバイスへの応用として、ローカル・エリア・ネットワーク(LAN)をバーソナルコンピュータとの接続用のLSIモジュールなどがある。例えば、本発明によれば、パーソナルコンピュータ

3

上でLANを駆動できるようなモジュール基板(LAN カード)として、パーソナルコンピュータ内に携帯する ことも可能となる。また、パーソナルコンピュータが高 機能化するに伴って大容量のメモリーカードが必要となる。その場合にも本発明の実装基板の概念を利用できる。

#### [0002]

【従来の技術】大型汎用計算機やワークステーション、 高速プロセッサ用のLSIのモジュール基板などの実装 基板は、LSI間を渡る信号伝送の高速化を図るため、 複数のLSIが高密度に実装でき、かつ、基板内での信 号遅延を小さくすることが増々重要な課題となつてい る。しかし、これらの基板の要求を満足しつつ、低コス トでしかも、ボータブル化に対応したダウンサイジング が可能な基板を作製できる技術はまだ提供されていない。

【0003】大型電算機の高速化に伴い、これに用いる

プリント回路板の高多層化、 高密度化が要求されてい

る。高密度化を達成するための実装方式として、LSI

チップを多層プリント回路板に直接搭載する方法(以下

ベアチップ実装と略す)がある。LSIを直接搭載する 基板としては、セラミックス系の基板材料(一例とし て、 "A New Set of Printed-Circuit Technologies f or the IBM3081 ProcessorUnit" IBM.J.RES.DEVELOP: V o1.26, No.1, Jan., 1982がある。) があり、実 用化されている。しかし、材料自体の誘電率が高いと と、基板の成形温度が高いことから配線導体として銅よ りも抵抗の高いタングステンやモリブデンを使用するこ とになり、電気信号の伝幡速度の点で不利となる欠点が ある。新たな実装方法として、配線導体に銅が使用で き、かつ誘電率の低い有機髙分子を絶縁層とする多層回 路板が適用できることが最も望ましいが、従来の技術で は絶縁層の形成及び、その平坦化に多大な工程時間を要 するとともに、歩留まりの向上が困難であった。 【0004】特に計算機の高速化、とりわけ、オープン アーキテクチャーを有する高速プロセッサでは、動作周 波数が500MHzから10GHzまでの髙周波とな る。これに対応するためには、信号配線回路をより短 く、また配線を絶縁する絶縁膜材料は低誘電率でしかも 厚い膜が要求される。この要求特性に最適な絶縁膜材料 40 として、ポリイミドが挙げられる。ポリイミドを用いた 実装基板もしくは多層配線などは、特開昭63-239898号 などに紹介されている。しかし、前述の髙速プロセッサ に対応したLSIの実装基板、特にLSI間の信号授受 を受け持つ多層配線の特性インピーダンスは50~25 0 Ωまでの範囲が要求される。これには、絶縁層とし て、ポリイミドの厚さが10~50μm要求される。ま たインピーダンスのマッチングのため、絶縁層の膜厚さ のばらつき、及び各層での平坦性が必要となる。この場

l

多層化する方法では、ポリイミドを絶縁膜の膜厚さの均 一性を保つことは困難である。また、実装基板の製造技 術においても従来技術には、実装基板の髙性能化に追随 するには種々の問題がある。例えば、WやMo等の配線 層を厚膜プロセスで形成し積層焼結したセラミックス基 板上にポリイミド層間絶縁膜とし、CuやA1を導体層 を薄膜プロセスで形成した薄膜,厚膜混合基板が注目さ れ、開発されつつある。薄膜配線部におけるポリイミド の誘電率がセラミックスより小さく、低抵抗のCuやA 1を使用できかつ半導体プロセスを用いることによっ て、信号伝送の高速化と高密度化が可能となる。しか し、計算機の高性能化に伴い、単位面積当りの実装ゲー ト数が増大し、これに対応するためには薄膜配線層の積 層数を増やすことになる。薄膜多層配線を形成する技術 については、すでにいくつか報告されている。しかしそ の基本的プロセスはセラミックス基板やSi基板上に導 体層、スルーホール及びポリイミド層のパターニングを フォトレジストの露光、現像によって行う薄膜プロセス が用いられている。しかし、この薄膜プロセスは配線の **微細化には適しているが、導体とスルーホールを一層ず** つ形成するいわゆる逐次積層方式となるため、積層数の 多い薄膜配線を形成する場合には膨大な時間を必要と し、さらに最終のプロセス段階で生じる不良によって、 基板全体が不良になり、歩留まりが低く製品コストが高 いものになるという欠点があった。また、薄膜配線では 配線抵抗を低いレベルに抑えるため、配線幅を微細化す ると配線厚さを大きくして断面積を確保する必要があ る。また絶縁層の厚さはほぼ配線膜の厚さと同等程度が 配線の特性インピーダンス(乙。)のマッチングの点か ら望ましい。また各配線層の絶縁膜は完全に均一平坦化 され、かつ各層の絶縁層厚さのばらつきも5%以下に抑 えることが必要となる。しかし、現状の方法では、配線 層の厚さが線幅と同一かそれ以上になり、流動性をもつ ポリイミドワニスを用いても平坦性の確保が困難とな る。とのため、ポリイミドワニスを熱硬化し、ポリイミ ド膜が形成された後、研磨、ラッピングもしくはポリッ シングなどの方法により、ポリイミド膜を平坦化し、下 部の導体配線の頭出しを行うなどの工程が必要であっ た。特にとの一連の工程では、最終的な配線層表面の平 坦性の精度の要求に比例し、工程時間が増大するととも に、歩留まりの向上が困難となり、積層数の増大ととも に配線パターンの精度が悪くなり、断線やショートが多 くなるといった問題があった。さらに、入出用の端子を 有するセラミックス基板や、下層の薄膜配線部は繰返し 熱履歴や水,薬品等への浸漬を受けることになり、界面 の劣化や不純物イオンによる汚染が生じ、信頼性が低下 するという問題があった。

## [0005]

のばらつき、及び各層での平坦性が必要となる。この場 【発明が解決しようとする課題】本発明の目的は上記の合、LSIの多層配線のプロセスにみられるような逐次 50 ような従来技術の欠点をなくし、大型汎用計算機やワー

クステーション、高速プロセッサ用のLSIのモジュール基板などの実装基板において、複数のLSIを高密度に実装し、信号伝送の高速化を図ることが可能でしかも、低コストで、ボータブル化に対応したダウンサイジングが可能な基板を提供できることにある。また実装基板において、薄膜配線層の層数の多い基板の場合においても歩留まり良く、かつ短時間で薄膜配線層形成が可能な構造を提供することにある。

#### [0006]

【課題を解決するための手段】上記の課題を解決する手 10 段は以下の通りである。本発明の第一の手段は、少なくとも1個のメモリー大規模集積回路素子と少なくとも1個の論理大規模集積回路素子を搭載した基板と前記基板上に形成された多層配線回路層から成る実装基板において、前記メモリー大規模集積回路素子及び前記論理大規模集積回路の信号回路が、前記基板上の多層配線回路層中に形成されており、前記メモリー大規模集積回路素子及び前記論理大規模集積回路素子の外部端子を介して、前記メモリー大規模集積回路素子及び前記論理大規模集積回路素子及び前記論理大規模集積回路素子及び前記論理大規模集積回路と電気接続されていることを特徴とする実装基板 20 である。

【0007】本発明の第二の手段は、少なくとも1個の メモリー大規模集積回路素子と少なくとも1個の論理大 規模集積回路素子を搭載した基板と前記基板上に形成された多層配線回路層から成る実装基板において、前記メ モリー大規模集積回路素子及び前記論理大規模集積回路 の信号回路が、前記基板上の多層配線回路層中に形成されており、前記メモリー大規模集積回路素子及び前記論 理大規模集積回路素子の外部端子を介して、前記メモリー大規模集積回路素子及び前記論理大規模集積回路素子及び前記論理大規模集積回路と電 気接続されており、かつ前記多層配線回路層に前記メモリー大規模集積回路素子及び前記論理大規模集積回路の 減接続されており、かつ前記多層配線回路層に前記メモリー大規模集積回路素子及び前記論理大規模集積回路の 補修回路が具備されていることを特徴とする実装基板である。

【0008】本発明の第三の手段は、少なくとも1個のメモリー大規模集積回路素子と少なくとも1個の論理大規模集積回路素子を搭載した基板と前記基板上に形成された多層配線回路層から成る実装基板において、前記メモリー大規模集積回路素子及び前記論理大規模集積回路の信号回路が、前記基板上の多層配線回路層中に形成されており、前記メモリー大規模集積回路素子及び前記論理大規模集積回路素子及び前記論理大規模集積回路素子及び前記論理大規模集積回路と電気接続されており、かつ多層配線回路層の配線抵抗が前記メモリー大規模集積回路素子及び前記論理大規模集積回路よモリー大規模集積回路素子及び前記論理大規模集積回路素子の配線抵抗より小さいことを特徴とする実装基板である。

【0009】本発明の第四の手段は、少なくとも1個の 記基板上の多層配線回路層中に形成されており、前記メメモリー大規模集積回路素子と少なくとも1個の論理大 モリー大規模集積回路素子の外部端子を介して、前記メ規模集積回路素子を搭載した基板と前記基板上に形成さ 50 モリー大規模集積回路素子と電気接続されていることを

れた多層配線回路層から成る実装基板において、前記メモリー大規模集積回路累子及び前記論理大規模集積回路の信号回路が、前記基板上の多層配線回路層中に形成されており、前記メモリー大規模集積回路素子及び前記論理大規模集積回路素子及び前記論理大規模集積回路素子及び前記論理大規模集積回路と電

気接続されており、かつ多層配線回路層の特性インピーダンスが50Q~250Q、配線ピッチが1μm~50μmであることを特徴とする実装基板である。

【0010】本発明の第五の手段は、少なくとも1個のメモリー大規模集積回路素子と少なくとも1個の論理大規模集積回路素子を搭載した基板と前記基板上に形成された多層配線回路層から成る実装基板において、前記メモリー大規模集積回路素子及び前記論理大規模集積回路の信号回路が、前記基板上の多層配線回路層中に形成されており、前記メモリー大規模集積回路素子及び前記論理大規模集積回路素子及び前記論理大規模集積回路素子及び前記論理大規模集積回路素子及び前記論理大規模集積回路太モリー大規模集積回路素子及び前記論理大規模集積回路と電気接続されてされており、かつ助作周波数が500MHz~10GHz領域での整合信号伝送を可能とすることを特徴とする実装基板である。

【0011】本発明の第六の手段は、少なくとも1個のメモリー大規模集積回路素子と少なくとも1個の論理大規模集積回路素子が埋め込まれた基板と前記基板上に形成された多層配線回路層から成る実装基板において、前記メモリー大規模集積回路素子及び前記論理大規模集積回路の信号回路が、前記基板上の多層配線回路層中に形成されており、前記メモリー大規模集積回路素子及び前記論理大規模集積回路素子の外部端子を介して、前記メモリー大規模集積回路素子及び前記論理大規模集積回路 と電気接続されており、かつ厚さが1mm以下であることを特徴とする実装基板である。

【0012】本発明の第七の手段は、少なくとも1個の メモリー大規模集積回路素子と少なくとも1個の論理大 規模集積回路素子を搭載した基板と前記基板上に形成された多層配線回路層から成る実装基板において、前記メ モリー大規模集積回路素子及び前記論理大規模集積回路 の信号回路が、前記基板上の多層配線回路層中に形成されており、前記メモリー大規模集積回路素子及び前記論 理大規模集積回路素子の外部端子を介して、前記メモリー大規模集積回路素子及び前記論 理大規模集積回路素子及び前記論理大規模集積回路と電 気接続されていることを特徴とするローカル・エリア・ ネットワーク用集積回路搭載カードである。

【0013】本発明の第八の手段は、少なくとも1個のメモリー大規模集積回路素子を搭載した基板と前記基板上に形成された多層配線回路層から成る実装基板において、前記メモリー大規模集積回路素子の信号回路が、前記基板上の多層配線回路層中に形成されており、前記メモリー大規模集積回路素子の外部端子を介して、前記メモリー大規模集積回路素子と愛気終わされているととを

;

特徴とするメモリー大規模集積回路素子搭載カードである。

【0014】また実装基板の作製に関し、歩留まりを向上させ、かつ高速の信号伝送が可能となる実装基板を低コストで製造できる手段は、以下の内容である。

【0015】実装基板の信号回路の多層配線層を作製す る工程において、各層の絶縁膜の作製法として、予めポ リイミドがキュアリングされ、均一な膜厚さが保証され る絶縁膜シートを用いている。また層内での平坦性を保 つため、加熱、加圧することにより、流動性と接着性を 10 有する絶縁膜シートと組み合わせた2層シートとしてい る。前者のポリイミドのシートを(A)、後者のシート を(B)とすると、シート(A)の膜厚さは加熱,加圧 のプロセスで変化はない。一方、シート(B)層内の配線 膜の配線/配線間のスペースに完全に充填された後の膜 厚さを想定し、初期の膜厚さを設定する。とうして得ら れた最終的なシート(B)の膜厚さとシート(A)の膜 厚さを足しあわせたのが各層の絶縁層の厚さである。と のような方法で所望の一定膜厚さの絶縁層として提供さ れるととにより、特性インピーダンスを500~250 Ωの範囲に設定可能としている。また本発明はダウンサ イジングに対応して、信号配線回路の長さを短くするた め、配線の微細化に対応したプロセスを提供している。 そとで、本発明は、前述の多層配線基板を作製する工程 において、(1) 導体配線部に複合絶縁膜シートを加熱・ 圧着することにより、平坦化され、前記導体配線部の厚 さの所定倍の絶縁層が形成される工程、(2) 前記(1) の 絶縁層に、レーザもしくはエッチングにより、行止り穴 を開口する工程、(3) 前記(2) の行止り穴に、めっき、 もしくは蒸着、スパッタリング、CVDにより前記多層 30 配線基板の層間接続用の配線が埋め込まれ、前記(1) の 絶縁層とからなる平坦化された配線層が得られる工程、 (4) 前記(3) の配線層上にサブトラクティブもしくはア ディティブ法により、一定厚さの導体配線を形成した 後、前記(1), (2), (3)と同様の工程を繰返し、多層 化する工程、を有することを特徴とし、配線ピッチ1μ m~50μmの配線ルールを可能とするものである。 【0016】MCM (マルチチップモジュール) には、 数多くの方法が提案されているが、配線基板の種類・構 造によって分類される。シリコン技術の進歩によって、 チップの動作速度は急速にアップしているが、回路基板 に実装することによって、動作速度が制限され、パッケ ージと回路基板のシステムのスピードを決める要因とな り、これまでの表面実装方式では、高速領域での伝送特 性を確保することが困難となってきている。そこで、パ ッケージで発生する遅延時間をできるだけ短縮するた め、ワンパッケージの中にできるだけ数多くのベアチッ ブを搭載し、遅延時間を短くする方法として、マルチチ ップモジュールがある。その一つとして、特にワークス

セッサ(MPU)の高速性能を発揮させるため、Sion Si構造のMCMやセラミックス基板上に薄膜多層配線が形成されたMCMなどが発表されている。しかし、現状の方法ではSi基板の配線歩留まりが即、このMCMの製品歩留まりに直結している。そこで、このMCMの歩留まりを向上させる方法として、このSi基板の配線膜上に別体で作製し、予め良品選別された多層配線膜を接着積層することにより、MCMの歩留まりを確保するものである。

【0017】特に重要なのはLSIの髙集積化、サイズ 拡大に伴い、LSIの歩留まりを維持するため、LSI 内部の配線はP、N索子などの機能索子回路のみにとど め、後のLSI内部、LSI間の信号の授受を受け持つ 回路は別配線とし、別体で作製し、あとでSiやセラミ ックス等の基板に接着し、LSIと電気接続する。また との別配線は抵抗の小さい銅で配線することにより、L SI内部の配線抵抗より、低く提供できる。このような 一連の作製方法により、少なくとも1個のメモリー集積 回路素子と少なくとも1個の論理集積回路素子が実装さ れた基板上に形成される多層配線層において、前記多層 配線層が前記基板と前記集積回路素子間に電気接続を可 能とし、特性インピーダンス500~2500を有し、 配線ピッチ $1\mu$ m~ $50\mu$ mの配線ルールを有し、かつ 前記集積回路素子より、低抵抗の配線抵抗を有すること により、動作周波数が500MHz~10GHz領域で の整合信号伝送を可能とすることを特徴とする実装基板 を提供できる。

[0018]

【作用】本発明は半導体実装基板の絶縁膜において、高平坦性、耐熱性接着シートを用いることにより、高速助作のLSIを実装する配線基板を作製することが可能となる。

【0019】LSIを構成する基本要素として、トラン ジスタ、ダイオードなどの能動素子、抵抗、容量などの 受動素子、そしてこれら素子を電気的に絶縁する分離 層、これらの素子を結び付ける配線がある。これらの構 成要素の中で、技術の飛躍的な進歩により、能動素子、 受動素子、分離層を作製する過程での歩留まりや信頼性 は大幅に向上した。一方、これら3つに比べ、配線形成 技術はあまり向上しているとは言えない。特に、現在し SIは高速、大型化する傾向にあるが、このような大型 髙集積チップの製品歩留まりを左右しているのは、ほと んど配線形成、中でも多層化技術である。それは絶縁層 (SiO,)の平坦化や配線の微細加工が困難であると とに起因している。また現在最も一般に用いられている のは、アルミニウム配線であるが、高集積化に伴い、配 線が微細化すると、エレクトロマイグレーションの発生 頻度も増加する。さらに高速動作のLSIでは配線抵抗 による遅れが問題となる。

テーションのような高速処理に用いられるマイクロプロ 50 【0020】これらの問題を解決するには、配線部分を

LSIの外部に取り出し、配線金属として、アルミニウ ムより、低抵抗でしかも厚膜の形成が可能である金や銅 を用い、絶縁層に平坦性の高いポリイミド樹脂を用いて 配線形成する方法がある。このようにして、配線を外部 に取り出すことにより、LSIの内部に置いた場合(~ 10 Q/cm) に比べ、配線抵抗を大幅に低減 (~0.5 Q/cm) することができる。また金や銅を用いること により、エレクトロマイグレーションの発生も解消でき

【0021】高速動作を要するLSIでは層間容量を小 10 さくするため、絶縁層の厚さが厚くなり、ポリイミド樹 脂の熱硬化過程での基板であるシリコンの反りが増大 し、チップをマウントする際に平坦性が確保できず問題 が生じる。これらの問題を解決する手段として、予め、 配線部分を別に作製した配線が形成されたシートを用意 しておき、このシートをLSIに低温で接着する方法が ある。この方法により、多層配線部の絶縁層の厚さを1 0μm以上とすることができ、マイクロストリップライ ンを想定した場合、配線インピーダンスを50~250 Ωの設定が可能となった。

【0022】配線の特性インピーダンスが整合でき、絶 縁層にシート材を用いる配線基板としては、プリント回 路基板があった。前者では寸法安定性を維持するため、 シート材中にガラスクロスを混入させているため、スル ーホールの微小化や配線の微細化に限界があった。

【0023】ダウンサイジングによるワークステーショ ンの性能向上、特にRISCシステムを使用したワーク ステーションではVLSIチップ自身の性能が直接シス テムの性能を代表する。このチップの性能を引き出すに は、

①チップからチップへの信号遅延を低減する。

【0024】②特性インピーダンスを大きく、かつ変動 を小さくする。

【0025】という2点を満足する実装形態が必要とな る。

【0026】特に、動作周波数が500MHzを超える 高速動作が要求される領域では、チップ/チップ間のク リティカルパスの長さがサイクルタイムを決める最大要 因となる。従来とのような問題を解決する手段として、 Silicon On Silicon(SOS)といった大型シリコン上に 40 複数個のチップを搭載する実装法があった。しかし、と の方法では、配線にアルミニウムを用いているため、配 線抵抗が10Q/cm以上となり、高抵抗のため、周波数 の高い領域ではノイズ発生などの問題を生じる。そと で、低抵抗でしかも配線長を短くすることが可能な薄膜 化が容易で、また特性インピーダンスの変動を小さくす る点から厚い絶縁層で厚さの均一性が保たれることが可 能な実装法が要求される。

【0027】高速コンピュータ用のマイクロプロセッサ (MPU)は高いクロック周波数で作動し、CPUとキ 50 を用いて、前述と同様の工程で加熱・圧着(250℃)

ャッシュメモリー間を髙速バスで結んでいる。従来のシ ステムでは、ブリント回路基板上でMPUとメモリーを 接続していたが、この接続法では限界が生じ、システム 性能に限界が生じてきた。これらを解決するため、MP Uやメモリー間をベアチップ状態で搭載し、チップ間の 実装で生じる遅延を小さくし、バッケージの寄生インダ クタンスを抑える方法として、マルチチップモジュール (MCM) がある。これをさらに高度化した方法とし て、MPUとメモリーの各チップ内の配線を外部に取り 出し、しかもアルミニウムより低抵抗な銅薄膜により配 線形成することにより、チップ/チップ間のクリティカ ルパスの長さも短くできる。特に従来のように、チップ 内で配線形成した場合では、チップ/チップ間の配線は チップ搭載部 (アクティブエリア) 以外の部分でしか利 用できないため、レイアウトに制約があった。そこで、 チップ内はトランジスタ、ダイオードなどの能動素子、 抵抗、容量などの受動素子、そしてこれら素子を電気的 に絶縁する分離層だけを作製するものとし、配線部分を 別体で作製しておき、後工程でチップと接続すれば、チ ップ上にも配線形成でき、レイアウトに融通性が向上す る。また作製工程の中で最も難易度の高い配線の工程が 解消できるため、チップの歩留まりも大幅に向上し、低 コストなLSIを提供できる。

[0028]

20

【実施例】本発明の薄型・高密度実装基板の製造法につ いて、図1および図2を用いて説明する。内層回路1を 内蔵し、LSI埋込用のざぐり2を有するセラミックス 基板 (厚さ0.8 mm , サイズ5 cm×5 cm) 3 に論理しS I4とメモリーLSI(いずれも能動素子、受動素子、 30 分離層のみで、多層配線は形成されず、出力端子のコン タクトが外部露出) 5,6をざぐり部に埋め込み、金ペ ースト7でLSIをセラミックス基板にペレ付けした。 次に、LSIの外部出力端子8と上下2層の銅配線を有 し、前述のメモリー及び論理LSIの信号回路が形成さ れた配線シート9を耐熱性接着シート10(日立化成工 業(株)製N−4)を加熱・圧着(250℃) することに より、耐熱性接着シート11がセラミックス基板の表面 回路およびLSIの外部出力端子部間に充填された。以 下の工程を図2を用いて説明する。外部出力端子部の直 上部12, セラミックス基板の表面回路の直上部13の 耐熱性接着シートをエキシマレーザを用いて開口した。 続いて、配線シートとLSIの外部出力端子部14とセラ ミックスの表面回路15とを無電解化学銅めっき16, 17により電気的に接続した。この工程で配線シートに 内蔵されているLSI補修用の回路18及び補修バッド 19とも銅めっき20で接続した。さらにLSIの信号 の伝送回路に用いる2層の銅配線21(配線幅/スペー ス:20/20μm, 厚さ20μm) を有する配線シー ト22と下層の配線シート23を耐熱性接着シート24

した。続いて、同様に耐熱性接着シートをエキシマレー ザを用いて開口し、下層の配線シートの出力端子用のバ ッド25と上層の配線シートの信号回路26とを銅めっ き27により電気的に接続した。最後にセラミックス基 板の裏面の出力端子28に電源供給用の出力ピン29を はんだ30で接続した。以上の一連の工程により、高速 ブロセッサ用の厚さ 1 m以下の薄型高密度実装基板32 を得た。さらに得られた実装基板を使って、LSIの駆 動試験を行行た結果、500MHz~1GHzの動作周 波数で駆動することを確認した。本実装基板を適用すれ 10 は、動作周波数10GHzのLSIも駆動可能である。 【0029】図3は、本発明の薄型高密度実装基板32 の異なる製法を示している。論理LSI33とメモリー LSI34、35をセラミックス基板36のざぐり部3 7を介して、接着する方法としては、前述の金ペースト やはんだなどの金属ろう材で固着する方法の他に、耐熱 シリコンゴムやエラストマーなどの非金属で接着する方 法も可能である。この図は応力緩和剤となるエラストマ ー材38を用いて、LSIをセラミックス基板のざぐり 部に固定した実装基板を示している。

【0030】本発明の薄型実装基板では、絶縁層に厚さ が一定の耐熱接着シートを用いているため、常に絶縁層 の厚さを一定の値に制御でき、特性インピーダンス(Z 。)を設計値の5%以内の値に抑えることが可能となっ た。このため、反射損失が少なく、動作周波数が500 MHz以上の回路にも追随が容易で、高速の信号伝送が 可能となった。

【0031】図4は本発明の実装基板の多層配線回路部 をマイクロストリップ線路に模擬化した図を示してい る。配線の特性インピーダンス(乙。)は、配線形状が アスペクト比1の矩形(図中: t=W)とすると、配線 層39の厚さtと絶縁層40の厚さhの比、t/hの関 数として表される。

【0032】図5はt/hとZ。の関係を示している。 t/h = 0.01、つまり配線層厚さ/絶縁層厚さが1 00の場合、Z。は約250Q、t/h=0.1 、つま り配線層厚さ/絶縁層厚さが10の場合、乙。は約15 OΩ、t/h=1、配線層と絶縁層の厚さが同一の場 合、Ζ。は約60Ωとなった。

【0033】図6は配線層41の厚さtが20μm、絶 40 縁層42の厚さhが40μmの配線シート43を耐熱性 接着シート44を用いて、セラミックス基板45に加熱 圧着して得られる本発明の実装基板46を示している。 【0034】本基板の特性インピーダンス(2。)は、 図5より求めると、t/h=0.5となり、Z。は約1 000となった。本基板では、耐熱接着シートおよび絶 縁層のシートの厚さを任意に変えることが可能である。 現在のシート材の規格によれば、h=10 μm~200 μmまで入手できる。また配線層は、薄膜ホトエッチン グなどのサブトラクティブ法や、選択めっきや蒸着・リ 50 薄膜(クロム/銅/クロムの3層、厚さ0.5μm )

フトオフなどのアディティブ法によれば、t=1 μm~ 50 μmまで形成可能である。 これらの数値から、 t/ h = 0.005~5 まで、本基板では設計の許容範囲と なる。この場合、本基板の特性インピーダンス(乙。) は、2500~500となった。また本基板では、配線 層厚さを20μm、シート厚さを例えば40μm、多層 配線の層数を4層とすると、多層配線部の厚さは180 μm、セラミックス基板の厚さを0.8 mmとした場合、 全体の実装基板の厚さは0.98mm となり、1mm以下の 基板の供給も可能である。

【0035】以下、本発明の耐熱性接着シートを用いて 積層された多層配線を有する実装基板の作製方法につい て図7、図8を用いて説明する。内層配線47を有する セラミックス基板48上にスパッタリングにより、2層 膜49(Cr/Cu:0.2μm/5μm)を形成した。 次にレジスト膜50を設け、エッチングにより、配線パ ターン51を得た後、低熱膨張性のポリイミドフィルム と接着性を有する接着フィルムの2層フィルムを加熱・ 圧着することにより、配線パターン中に接着フィルムが 充填されるとともに、平坦化され絶縁層52を得た。次 20 にエキシマレーザ (KrF:248nm)を用いて、マ スク投影法により、φ25μmの行止り穴53を開口 し、化学銅めっき法により、開口部に導体配線54を形 成した。以上の工程を繰返すことにより、図8に示した セラミックス基板55上に合計6層の多層配線56を得

【0036】最後にメモリーLSI57及び論理LSI 58をはんだ59により、電気的に接続し、セラミック ス基板に外部接続端子60を設け、大型汎用計算機及 び、高速プロセッサに対応した実装基板61を得た。

【0037】図9は本発明の実装基板の概念をパーソナ ルコンピュータ中で稼働可能なLAN用のLSIのモジ ュール基板(LANカード)に応用した例である。

【0038】メモリーLSIのパッケージ62と論理し S 1 パッケージ63が接続用外部端子64でシート上の 多層の信号配線回路65,基板66を介して、外部接続 端子67によって、パーソナルコンピュータに接続され

【0039】図10は本発明の実装基板の概念をパーソ ナルコンピュータ用のメモリーカードに応用した例であ る。メモリーLSI68がシート上の多層の信号配線回 路69と電気的に接続され、基板70を介して、外部接 続端子71によって、パーソナルコンピュータに接続さ れる。またLSIには保護のため、コーティング膜72 が被覆されている。

【0040】次に比較例として、従来の逐次薄膜形成法 により作製した実装基板の作製例を図11を用いて、説

【0041】まずシリコン基板73上に銅配線用の下地

74をスパッタリングにより形成した。次に、ホトレジ ストパターン75を形成し、電気銅めっきにより信号回 路76と層間接続用のピアスタッド77を形成した。続 いて、ホトレジストを除去した後、下地薄膜をスパッタ エッチングにより除去し、パターン分離を行い、第1層 の配線78を得た。次に、絶縁膜用のポリイミドのワニ スを塗布後、キュアリングすることにより、ポリイミド 絶縁膜79 (厚さ20μm)を得た。さらに、ポリッシ ングにより、ポリイミド膜を平坦化し、ピアスタッド部 の銅配線80の頭出しを行い接続部を露出した。以上の 10 一連の工程を繰返し、実装基板81を得た。この工程で シリコン基板の反りは200μmを超えたため、電源供 給用の基板に接続することができなかった。

#### [0042]

【発明の効果】本発明により、大型汎用計算機やワーク ステーション、高速プロセッサ用のモジュール基板の高 密度化が図れるとともに安価に製造できるメリットを有 している。

#### 【図面の簡単な説明】

- 【図1】本発明の高密度実装基板の作製方法を示す図。
- 【図2】本発明の高密度実装基板の作製方法を示す図。
- 【図3】本発明の髙密度実装基板を示す図。
- 【図4】本発明の高密度実装基板の配線部をマイクロス トリップ線路に模式化した図。
- 【図5】配線の特性インピーダンスと配線層の厚さtと 絶縁層の厚さhの比t/hとの関係を示す図。
- 【図6】本発明の高密度実装基板の一例を示す図。
- 【図7】本発明の髙密度実装基板の作製方法を示す図。
- 【図8】本発明の高密度実装基板の断面図。
- 【図9】本願発明のLAN用のLSIのモジュール基板 30 用端子、65,69…多層信号配線回路、66,70… の模式図。
- 【図10】本願発明の実装基板を適用したメモリーカー ドの一例を示す図。
- 【図11】従来の逐次薄膜形成法による実装基板の作製 方法を示す図。


\*【符号の説明】


1…セラミックス基板の内層回路、2…ざぐり、3,3 6, 45, 48, 55…セラミックス基板、4, 58… 論理LSI、5, 6, 34, 35, 57, 68…メモリ ーLSI、7…金ペースト、8…LSIの外部出力端 子、9…LSIの信号回路が形成されたシート配線、1 0, 24, 44, 52…耐熱性接着シート、11…加熱 圧着された耐熱性接着シート、12…LSIの外部出力 端子の直上部、13…セラミックス基板の表面回路の直 上部、14…LSIの外部出力端子部、15…セラミッ クス基板の表面回路、16…無電解化学銅めっき、1 7, 18…LSIの補修用の回路、19…補修パッド、 20…無電解化学銅めっき、21…LSIの信号伝送を 受け持つ上層2層銅配線、22.23.43…配線シー ト、25…出力端子用のパッド、26,76…信号回 路、27…無電解化学銅めっき、28…出力端子、29 …電源供給用出力ピン、30,59…はんだ、31,3 2.46…薄型高密度実装基板、33…論理LSI、3 7…セラミックス基板のざぐり部、38…エラストマー 20 材、39…マイクロストリップ線路の配線層、40…マ イクロストリップ線路の絶縁層、41…配線シートの配 線層、42…配線シートの絶縁層、47…内層配線、4 9…スパッタリングで得られたCr/Cu2層膜、50 …エッチング用レジスト膜、51…エッチングで得られ た配線パターン、53…エキシマレーザで得られた行止 り穴、54…化学銅めっきで得られた導体接続配線、5 6…多層配線(6層)、60,67,71…外部接続端 子、61,81…実装基板、62…メモリーLSIパッ ケージ、63…論理LSIバッケージ、64…外部接続 基板、72…保護コーティング膜、73…シリコン基 板、74…めっき用下地薄膜、75…ホトレジストパタ ーン、11…ビアスタッド、18…第1層配線、19… ポリイミド絶縁膜、80…ポリッシングで頭出しされた 銅配線。


【図4】


[図3]


図 3















【図9】

2 9



### フロントページの続き

(72)発明者 鈴木 正博

茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内

(72)発明者 渡辺 隆二

茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内

(72)発明者 赤星 晴夫

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内

(72)発明者 片桐 純一

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内

(72)発明者 今井 勉

神奈川県秦野市堀山下1番地 株式会社日

立製作所汎用コンピュータ事業部内

(72)発明者 大幸 洋一

神奈川県秦野市堀山下1番地 株式会社日

立製作所汎用コンピュータ事業部内